台积电审慎考量High NA EUV光刻机引入，应用时程尚未敲定

近日消息，台积电预计将于2028年在其A14P制程技术中集成High NA EUV（极紫外光刻）技术，这一革新举措标志着半导体制造领域的重要进步，将极大提升芯片的性能与能效。

对此，台积电海外营运资深副总经理暨副共同营运长张晓强表示，仍在评估 High NA EUV 应用于未来制程节点的成本效益与可扩展性，目前采用时间未定。

上个月，ASML 透露将在 2024 年内向台积电交付首台 High NA EUV 光刻机，价值达 3.8 亿美元（当前约 27.6 亿元人民币）。

在此之前，ASML 已于 2023 年 12 月向英特尔开始交付全球首台 High NA EUV 光刻机 TWINSCAN EXE:5000 的首批模块，并已于今年 4 月 18 日完成组装。

ASML 表示，这台光刻机重量高达 150 吨，相当于两架空中客车 A320 客机，全套系统需要 43 个货运集装箱内的 250 个货箱来装运，一开始预计需要 250 名工程人员、历时 6 个月才能完成安装。

资料显示，ASML 的第一代 High NA EUV（EXE:5000）分辨率达 8nm，可以实现比现有 EUV 光刻机小 1.7 倍物理特征的微缩，从将单次曝光的晶体管密度提高 2.9 倍，可以使芯片制造商能够简化其制造流程。据介绍，EXE:5000 每小时可印刻 185 个以上的晶圆，而且 ASML 还制定了到 2025 年提高到每小时 220 片晶圆的计划。

也就是说，ASML 第一代 High NA EUV 并不是专门用于芯片量产的机型，而是用于尖端工艺的开发和验证；其第二代 High NA EUV 光刻机才是主要面向于尖端制程量产的光刻系统。值得一提的是，英特尔此前已宣布将率先采用 ASML 第二代 High NA EUV——TWINSCAN EXE:5200B 系统。

台积电宣布2025年制程技术涨价通知：5nm、3nm芯片成本将提升3%至5%

8月6日消息，台积电于7月下旬已正式知会其众多客户，计划在2025年内对其5纳米及3纳米两种先进半导体制造工艺实施价格上调。此举反映出高端芯片制造领域持续的成本压力及市场需求状况。

报道指出，具体的涨价幅度将根据客户投片规模、产品与合作关系等的不同而定，落在 3%~8% 的范围内。

此外客户先进封装需求不断提升，台积电需要进一步扩充产能，台积电也将在此背景下上调 CoWoS 服务报价。

台积电此番涨价的背景是先进制程成本不断飙升，难以实现长期维持 53% 毛利率的既定目标。价格上涨即意味着部分成本涨幅转移给下游客户，降低财务目标兑现难度。

注：作为参考，按台积电 7 月 18 日公布的第二季度财务数据计算，其上一季度毛利率为 53.17%。

另一方面，台积电的两大竞争对手三星电子和英特尔分别遭遇良率和亏损问题。即使台积电涨价，客户也难以更换代工厂。

台积电董事长兼总裁魏哲家在 6 月股东会后就曾表示：

市场都说台积电价格是最贵，但以客户拿到的 Die 来看，台积电的价格与晶圆就是比别人好，因此台积电还有空间可以往上调升，也希望能很快调涨。

台积电欧洲首厂动土典礼8月20日举行，目标月产4万片晶圆

8月19日消息，台积电即将于8月20日为其位于德国德累斯顿的首座欧洲12吋晶圆厂举行动土仪式。这座工厂规划采用28/22nm CMOS平面技术和16/12nm FinFET制程，标志着台积电在欧洲市场的重大布局。初期，该厂预计将达到约每月4万片的产能，进一步增强全球半导体供应链的多元性和韧性。

据了解，台积电董事长魏哲家将率团前往，包括上百名主管与员工。台积电在 2023 年 8 月 8 日董事会后和博世、英飞凌、和恩智浦半导体共同宣布合资成立欧洲半导体制造公司（ESMC）并推动德国设厂计划，台积电德国厂隶属欧洲半导体制造公司旗下，台积电和英飞凌、博世及恩智浦半导体各持有 10% 股权。

台积电规划，欧洲厂 2027 年底前开始营运，预估成本超过 100 亿欧元（当前约 788.5 亿元人民币）。至此，台积电在德、日、美三地合计高达近千亿美元的海外投资全面启动。